Flusso di Progettazione VLSI: Fondamenti da RTL a GDS

Ti sei mai chiesto come il codice di descrizione hardware scritto venga trasformato in un microchip fisico? Comprendere il percorso dal Livello di Trasferimento di Registro (RTL) al layout finale GDSII è la pietra angolare dell'ingegneria dei semiconduttori moderna. Questo corso ti guida attraverso l'intera pipeline di progettazione fisica VLSI. Transiterai dalla scrittura della logica hardware di base alla comprensione di come gli strumenti di automazione della progettazione elettronica sintetizzino, piazzino, instradino e verifichino circuiti integrati complessi, preparandoti per una comprensione fondamentale dell'ingegneria del silicio. Cosa imparerai: - Comprendere la terminologia di base e i concetti fondamentali della progettazione VLSI e del flusso di implementazione fisica - Imparare come sintetizzare il codice RTL in una netlist a livello di gate con vincoli temporali - Pianificare i layout dei chip attraverso strategie efficaci di floorplanning, power planning e posizionamento delle celle - Analizzare la sintesi dell'albero di clock per minimizzare lo skew e garantire una distribuzione del segnale sincronizzata - Instradare i net di segnale gestendo la resistenza e la capacità parassite - Eseguire la verifica fisica utilizzando il Design Rule Checking (DRC) e il Layout Versus Schematic (LVS) - Esplorare moderne tecniche di progettazione a basso consumo e i principi di Design for Manufacturability (DFM) Inizierai con le basi assolute della rappresentazione della logica digitale prima di percorrere passo dopo passo la sintesi, il posizionamento, l'instradamento e la verifica di sign-off. Ogni concetto è spiegato attraverso chiare analisi scritte, esempi di logica pratici e walkthrough concettuali. Questo corso è progettato per principianti, studenti di ingegneria elettrica e aspiranti progettisti di chip che desiderano comprendere la progettazione fisica senza la necessità di esperienza pregressa nei semiconduttori. Inizia a leggere oggi stesso e costruisci una solida base nella pipeline di progettazione dei chip.